RF電路設計講座(2)VCOPLL的測量和設計技術

wzkkao Post at 2012/7/16 20:00:34
今日的行動通訊系統需要的是更高的通訊品質、傳輸速率、頻率以及更多頻道的頻寬,並且提供輕便的、耗電量低、體積小的特色。在這些限制條件下,包含元件的選擇及評估,最後結合成為一套完整的設計,這是非常大的挑戰。根據上述所提及的要求內容,合成振盪器(synthesized oscillator)在射頻設計中是不可或缺的一環。

典型的合成振盪器結合了一個電壓控制振盪器、一個鎖相迴路(PLL)晶片、頻率參考元件(如石英/TCXO)以及迴路濾波器(loop filter)。電壓控制振盪器(VCO)是用來產生RF輸出頻率。PLL(在這裡是指類比式PLL;即不同於純數位式的PLL)是作為穩定和控制頻率之用。迴路濾波器的設計,必需整合所有的構成要素,在雜訊和瞬間響應之間做取捨(如圖一)。在本文中,將描述鎖相迴路(PLL)、電壓控制振盪器(VCO)和相關的評量資料,這將讓射頻電路設計者能將包含迴路濾波器在內的振盪器,發揮到最大的效益。最後介紹PLL頻率合成振盪器和VCO電路的設計實例,這是因為在設計之前,電路設計者必須先瞭解相關的測量儀器所提供的功能、PLL/VCO的特性參數,如此才能精確地判斷,自己設計的電路是否有達到規格的要求。

【文件名】:[email protected]_RF電路設計講座(2)VCOPLL的測量和設計技術.rar
【格 式】:rar
【大 小】:488K
【简 介】:
【目 录】:

本帖有附件,需进入详细页面下载 


lavender870704 Post at 2012/7/17 9:14:01
下载看下,谢谢![em01]

brenyjia Post at 2012/12/19 19:15:21
希望没有浪费钱钱。下面是我需要的。谢谢了。
一個截止頻率較低的迴路濾波器,在接近中心頻率的偏移範圍內,是不會抑制相位雜訊的,這是因為封閉迴路的負回饋區域被窄化了。這使得PLL的響應變慢(如圖十六),並使頻率切換的設定時間(PLL鎖定時間)增長。相反的,若截止頻率較高,可加速PLL的響應和縮短PLL的鎖定時間,如圖十七所示。當接近載波頻率時,相位雜訊會被抑制,但參考源漏洩卻無法被抑制。

ft4830298 Post at 2012/12/24 13:44:51
买了,不过我的word2003打不开,希望楼主保存资料的时候考虑到这点,用兼容模式保存。