首页 > 招聘信息 > IC与半导体 > (Senior) Layout & Circuit  Design Engineer

招聘:(Senior) Layout & Circuit  Design Engineer

职位信息
招聘职位: (Senior) Layout & Circuit  Design Engineer
职位描述: Job Title: (Senior) Layout  Design Engineer
Department: COT Common Lab
Location: Shanghai

Job Description:

Improve standard cell library layout architectures for tradeoffs in size, speed, density and yield for targeted applications. The designer will be working on cutting edge process nodes, helping review locally generated layouts for efficient implementation before release to central team. The designer should have a clear understanding of standard cell layout constraints and be able to drive trade-offs and new rule creation.

The candidate will be working closely with circuit design to help optimize standard cells, and complete libraries, to take advantage of cutting edge layout dependent effects to improve the overall library performance.

Qualifications:

-BSEE with more than 5 years of experience or MSEE with 3 or more years of experience
-Standard cell layout expertise with 3 or more years of relevant industrial experience.
-Cutting edge, 32nm and below technology node experience a plus.
-The candidate should be proficient with transistor level layout and related tools such as Cadence Virtuoso or Springsoft Laker, as well as Calibre DRC/LVS or equivalent tool set.
-They should have experience running the complete layout design flow including schematic to layout generation, DRC, LVS, ERC and DFM verification and validation.
-Experience in parasitic extraction a plus.
-Looking for a disciplined and methodical worker with a creative andinquiring mindset.
-The applicant should have clear English written and verbal communication skills.
-Lead experience a plus.

职位要求: Job Title: (Senior) Circuit Design Engineer


Job Description:

Design, evaluate, and improve standard cell library architectures for tradeoffs in size, speed, density and yield for targeted applications.Investigate advanced technology layout dependent effects and their impact on performance for high speed library design.

The candidate will help bring up local transistor level layout team that will concentrate on realizing circuit design and technology trade-offs for library performance improvement. They will have close interaction and supervision of the layout designers to meet desired design parameters.

Qualifications:

-BSEE with more than 5 years of experience or MSEE with 3 or more years of experience, in standard cell circuit design or relevant industrial experience.
-The candidate should be well versed in Hspice or equivalent circuit simulation as well as full custom design/layout software.
-Experience in cutting edge technology nodes 32nm and below a plus.
-Excellent Perl and Unix shell scripting skills for design automation and analysis are required.
-Looking for a disciplined and methodical worker with a creative and inquiring mindset.
-The applicant should have clear English written and verbal communication skills.
-Management/lead experience a plus.

职位月薪: 面议
职位地点: 上海
更新日期: 2012-6-8
有效期至: 2012-9-7
 
联系方式
公司名称:美满电子科技(Marvell)
公司简介:MARVELL:下一代半导体芯片研究开发和一站式解决方案提供企业 Marvell Technology Group 成立于1995年,总部位于美国加州圣克拉拉,在全球各地拥有5,000多名员工。公司在美国、欧洲、以色列、新加坡和中国拥有国际设计中心。Marvell是全球领先的采用无晶圆厂模式的半导体公司,每年售出十亿个芯片。Marvell在微处理器架构和数字信号处理方面拥有丰富的专业知识,已推出了多种平台,包括高容量存储解决方案、移动和无… 详细
详细地址:科苑路399号
公司网站:http://www.marvell.com
注意
请务必在简历中注明:
·您的户口所在地
·此职位的信息来源于52RD.com
招聘导航 Navigation
相关招聘 Othermore...
特别推荐 Recommend