LVDS使用指南
1．LVDS是一种低电压差动高速传输规范，可实现高达数百兆的串性数据传输,在JUMPtec的ETX系列主板上，采用LVDS作高速的图象数据输出，用于驱动高分辨率的彩色液晶显示器。要了解有关LVDS更详细的资料请访问www.national.com/appinfo/fpd/index.html
2.LVDS图象传输的示意图


- LVDS 发送器有时已经集成在主板的 VGA-LCD 控制器上，在JUMPtec ETX主板上就已经包含了LVDS的发送器
- LVDS 接收器有时已经集成在平板显示器的内部，一些高性能的液晶显示器具有LVDS输入接口
3. JUMPtec LVDS图象数据的详细定义
3.1 LVDS Interface
      液晶平板显示器的输入数据为多位并行输入，需要转换成LVDS的差动通道传输，需要的通道数取决于平板显示器的色彩分辨率，一般在4到10个通道之间

平板种类 LVDS 通道数) remarks
STN16 (16 Bit color STN) 1 clock + 3 data (4) 2x8 Bit for each upper and lower panel halfs
STN24 (24 Bit color STN) 1 clock + 4 data (5) 2x12 Bit for each upper and lower panel halfs
TFT18 (1x18 Bit TFT) 1 clock + 3 data (4) "standard" interface
TFT24 (1x24 Bit TFT) 1 clock + 4 data (5) exotic...
TFT36 (2x18 Bit TFT) 2 clock + 2x3 data (8) split into odd/even pixel to reduce shiftclock
TFT48 (2x24 Bit TFT) 2 clock + 2x4 data (10) split into odd/even pixel to reduce shiftclock
OpenLDI (LVDS Display I/F) 1 clock + 2x4 data (9) National Semiconductor's VESA proposal
.

为了使用同样的接口连接不同的平板显示器，在LVDS通道和平板显示器的并行数据之间规定了如下的关系

Table 3.2: LVDS Data Mapping
LVDS transmiss. panel types
channel order STN16 STN24 TFT18 TFT24 TFT36 TFT48
TX10+/- 1 DISP.ON DISP.ON R0 R0 R10 R10
 2 UD0 UD0 R1 R1 R11 R11
 3 UD1 UD1 R2 R2 R12 R12
 4 UD2 UD2 R3 R3 R13 R13
 5 UD3 UD3 R4 R4 R14 R14
 6 UD5 UD5 R5 R5 R15 R15
 7 UD6 UD6 G0 G0 G10 G10
TX11+/- 1 UD7 UD7 G1 G1 G11 G11
 2 N/C UD8 G2 G2 G12 G12
 3 FLM UD11 G3 G3 G13 G13
 4 UD4 LD11 G4 G4 G14 G14
 5 LD7 LD10 G5 G5 G15 G15
 6 LD1 LD9 B0 B0 B10 B10
 7 LD6 LD6 B1 B1 B11 B11
TX12+/- 1 LD5 LD5 B2 B2 B12 B12
 2 LD4 LD4 B3 B3 B13 B13
 3 LD3 LD3 B4 B4 B14 B14
 4 LD2 LD2 B5 B5 B15 B15
 5 LD0 LD0 HSYNC HSYNC HSYNC HSYNC
 6 SCLK SCLK VSYNC VSYNC VSYNC VSYNC
 7 LP LP DE DE DE DE
TX13+/- 1  FLM  R6  R16
 2  UD4  R7  R17
 3  UD9  G6  G16
 4  UD10  G7  G17
 5  LD8  B6  B16
 6  LD7  B7  B17
 7  LD1    
TXCLK1+/-  PCLK1 PCLK1 SCLK SCLK  SCLK
TX20+/- 1     R20 R20
 2     R21 R21
 3     R22 R22
 4     R23 R23
 5     R24 R24
 6     R25 R25
 7     G20 G20
TX21+/- 1     G21 G21
 2     G22 G22
 3     G23 G23
 4     G24 G24
 5     G25 G25
 6     B20 B20
 7     B21 B21
TX22+/- 1     B22 B22
 2     B23 B23
 3     B24 B24
 4     B25 B25
 5      
 6      
 7      
TX23+/- 1      R26
 2      R27
 3      G26
 4      G27
 5      B26
 6      B27
 7      
TXCLK2+/-      SCLK SCLK


3.2 LVDS 接收器
     如果平板显示器没有LVDS接口，为了连接到LVDS图象接口上，就需要设计一个LVDS接收器，将LVDS的串性数据转换成平板显示需要的并行数据
有一些厂商提供芯片和设计支持，可到如下网站获取详细资料
- National Semiconductor, Flat Panel Display Link or openLDI dev's (www.national.com)
- Texas Instruments, LVDS Flat Panel Display, Serdes Family (www.ti.com)
- Thine Semiconductor, THC63LVD series (www.thine.co.jp)
选择芯片是的原则
a.) 色彩分辨率和平板的型号
根据平板显示器的型号选择24 Bit和18 Bit 的芯片
b.) 频率范围
典型的 LVDS接收器只支持比较窄的时钟频率范围，确认所选择的芯片能满足平板的接口需求
c.) 工作电压
根据所选择的平板显示器的工作电压，选择使用3.3V还是5V的器件
d.) 价格当然也是考虑的因素之一
e.) 典型的接收电路如下所示

3.3 平板的检测
a.) 二进制的配置(注意该方法只适用于低版本BIOS,对新版本的BIOS不要使用这种方法,应使用后面介绍的EEPROM配置)
通过简单的设置DETECT, DDCDAT , DDCCLK三根信号线的电平状态,可以得到5种基本的平板配置,,如下表所示
type DDCDAT DDCCLK DETECT Panel type
0 tie low tie low tie low no panel attached (CRT mode)
1 tie low tie low open XGA TFT, 1x18Bit (reference: SHARP LQ13X32)
2 tie low open tie low XGA TFT, 2x18Bit (reference: SAMSUNG LT150X1-102)
4 open tie low tie low SVGA TFT, 1x18Bit (reference: LG LP121S2)
6 open open tie low VGA TFT, 1x18Bit (reference: SHARP LQ64D341)

b.) 串行EEPROM 平板参数配置(低版本BIOS不支持该方法)
由于受3根信号线的限制,最多只能配置7种平板,因此ETX主板定义了一种扩展的显示确认协议,通过一个EEPROM存储平板显示器的各种参数,VGA BIOS通过读取这些参数就可以确定平板显示器的类型,从而输出适合的驱动信号,这样可以在不改变硬件的条件下驱动多种平板显示器
典型的电路如下图所示
因为平板的参数可能超过 1k bytes, 所以最小的EEPROM容量为16kbit (2048x8),此时它的地址设为A0h (A0=A1=A2=0). 如果使用 32k / 64k / 更大的 EEPROM, 地址应为A2h (A0=A2=0, A1=1)
注意事项:
- 一些EEPROM支持写保护,确认没有写保护,应保持在可编程状态
- EEPROM通常使用 3.3V 电压和显示控制器配合
-  采用这种模式配置平板,确认二进制配电阻都已取消

3.4 电源管理
平板和背光的电源管理可以通过如下电路来实现

要注意平板和背光的电源功率大小,需要较大功率示应使用外接的电源.

4. ETX –LVDS 各信号的定义
4.1 pinout
Pin Name ETX-Name Function
1 DETECT LTGIO0 Detection if a panel is attached ( tied low=panel attached )
2 TX10- LCDDO0 inverting LVDS data, first pixel, channel 0
3 TX10+ LCDDO1 noninverting LVDS data, first pixel, channel 0
4 ENAVDD DIGON Enable Panel Power (VDD), Power Sequencing Signal
5 TX11- LCDDO2 inverting LVDS data, first pixel, channel 1
6 TX11+ LCDDO3 noninverting LVDS data, first pixel, channel 1
7 ENAVEE BIASON Enable Panel Vee, Power Sequencing Signal
8 TX12- LCDDO4 inverting LVDS data, first pixel, channel 2
9 TX12+ LCDDO5 noninverting LVDS data, first pixel, channel 2
10 GND GND Power Return (GND)
11 CLK1- LCDDO6 inverting LVDS clock, first pixel
12 CLK1+ LCDDO7 noninverting LVDS clock, first pixel
13 GND GND Power Return (GND)
14 TX13- LCDDO8 inverting LVDS data, first pixel, channel 3 (24 Bit Option)
15 TX13+ LCDDO9 noninverting LVDS data, first pixel, channel 3 (24 Bit Option)
16 DDCDAT LTGIO2 DDC Data
17 TX20- LCDDO10 inverting LVDS data, second pixel, channel 0
18 TX20+ LCDDO11 noninverting LVDS data, second pixel, channel 0
19 DDCCLK LTGIO1 DDC Clock (Display Data Channel)
20 TX21- LCDDO12 inverting LVDS data, second pixel, channel 1
21 TX21+ LCDDO13 noninverting LVDS data, second pixel, channel 1
22 GND GND Power Return (GND)
23 TX22- LCDDO14 inverting LVDS data, second pixel, channel 2
24 TX22+ LCDDO15 noninverting LVDS data, second pixel, channel 2
25 GND GND Power Return (GND)
26 CLK2- LCDDO16 inverting LVDS clock, second pixel
27 CLK2+ LCDDO17 noninverting LVDS clock, second pixel
28 GND GND Power Return (GND)
29 TX23- LCDDO18 inverting LVDS data, second pixel, channel 3 (24 Bit Option)
30 TX23+ LCDDO19 noninverting LVDS data, second pixel, channel 3 (24 Bit Option)
31 +5V VCC power output (5V)
32 +5V VCC power output (5V)
33 +5V VCC power output (5V)
34 +5V VCC power output (5V)
35 -ENABKL BLON# Enable Backlight, Power Sequencing Signal, active low !
36 BKLGND External supplied signals Backlight Power Return (GND)
37 BKLGND  Backlight Power Return (GND)
38 +12V  power output (+12V)
39 +12V  power output (+12V)
40 +12V  power output (+12V)

4.2 EEPROM的配置方法
      JUMPtec提供一个配置工具来改写EEPROM种的参数,目前提供了四种通用型号的参数表,文件名如下
JILIPROG.EXE             EEPROM烧写程序
jilir010.dat     TFT   800x600, Reference LQ121S1DG11
jilir020.dat     TFT   640x480, Reference LQ104V1DG11
jilir030.dat     TFT  1024x768, Reference NL10276AC30-04E
jilir040.dat     TFT 1280x1024, Reference LM181E1
    多数的同分辨率的TFT具有完全相同的控制方式,可以使用同样的配置文件
5.用THC63LVDF64A设计的 LVDS接收器
Thine公司的THC63LVDF64AHE和National的DS90CF364具有完全兼容的管脚排列和性能,可参见文件
63LVD64A.PDF和LVD4L110.PDF,设计的电原理图见文件LVDS.SCH和LVDS.PCB

Author: HB        Last Change: 14.12.2000
OTHER      :               JILID104.DOC 。Lvd4l110.pdf

LVDS功耗小,采用差分信号传输,抗干扰能力强.一般用来驱动大尺寸液晶屏.

TTL相对功耗大,但价格便宜,一般用来驱动小尺寸液晶屏.

lvds是差分信号，传输一路需要两根线，有很强的抗共模干扰能力

lvttl是低电压ttl信号，3.3v器件很多是这种接口

lvds线传输的时候，正负两根线一定要绞在一起，要不然会出现画面异常等一些怪问题